

PCT
 WELTORGANISATION FÜR GEISTIGES EIGENTUM
 Internationales Büro
 INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
 INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)



(51) Internationale Patentklassifikation 6 : G11C 11/15	A1	(11) Internationale Veröffentlichungsnummer: WO 99/18578 (43) Internationales Veröffentlichungsdatum: 15. April 1999 (15.04.99)
---	-----------	--

(21) Internationales Aktenzeichen: **PCT/DE98/02876**

(22) Internationales Anmeldedatum: **28. September 1998 (28.09.98)**

(30) Prioritätsdaten:
197 44 095.9 6. Oktober 1997 (06.10.97) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): **SIEMENS AKTIENGESELLSCHAFT (DE/DE); Wittelsbacherplatz 2, D-80333 München (DE).**

(72) Erfinder; und
 (75) Erfinder/Anmelder (nur für US): **SCHWARZL, Siegfried (DE/DE); Josef-Kyrell-Strasse 11B, D-85579 Neubiberg (DE). RISCH, Lothar (DE/DE); Tizianstrasse 27, D-85579 Neubiberg (DE).**

(74) Gemeinsamer Vertreter: **SIEMENS AG; Postfach 22 16 34, D-80506 München (DE).**


(81) Bestimmungsstaaten: **CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).**

Veröffentlicht

*Mit internationalem Recherchenbericht.
 Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.*

(54) Title: **MEMORY CELL ARRANGEMENT**

(54) Bezeichnung: **SPEICHERZELLENANORDNUNG**



(57) Abstract

The inventive memory cell arrangement has word lines (WL) and bit lines (BL1, BL2), said bit lines running crosswise to the word lines. Memory elements (S1, S2) with magnetoresistive effect are each connected between one of the word lines and one of the bit lines. Said memory elements (S1, S2) are arranged one above the other in at least two layers.

(57) Zusammenfassung

Eine Speicherzellenanordnung weist Wortleitungen (WL) und quer dazu verlaufende Bitleitungen (BL1, BL2) auf. Jeweils zwischen eine der Wortleitungen und eine der Bitleitungen sind Speicherelemente (S1, S2) mit magnetoresistivem Effekt geschaltet. Die Speicherelemente (S1, S2) sind in mindestens zwei Lagen übereinander angeordnet.



PCT

 WELTORGANISATION FÜR GEISTIGES EIGENTUM

 Internationales Büro


 INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE

 INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation ⁶ : G11C 11/15	A1	(11) Internationale Veröffentlichungsnummer: WO 99/18578 (43) Internationales Veröffentlichungsdatum: 15. April 1999 (15.04.99)
(21) Internationales Aktenzeichen: PCT/DE98/02876 (22) Internationales Anmeldedatum: 28. September 1998 (28.09.98) (30) Prioritätsdaten: 197 44 095.9 6. Oktober 1997 (06.10.97) DE (71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE). (72) Erfinder; und (75) Erfinder/Anmelder (nur für US): SCHWARZL, Siegfried [DE/DE]; Josef-Kyrrein-Strasse 11B, D-85579 Neubiberg (DE). RISCH, Lothar [DE/DE]; Tizianstrasse 27, D-85579 Neubiberg (DE). (74) Gemeinsamer Vertreter: SIEMENS AG; Postfach 22 16 34, D-80506 München (DE).	(81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE). Veröffentlicht <i>Mit internationalem Recherchenbericht.</i> <i>Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.</i>	

(54) Title: MEMORY CELL ARRANGEMENT

(54) Bezeichnung: SPEICHERZELLENANORDNUNG



(57) Abstract

The inventive memory cell arrangement has word lines (WL) and bit lines (BL1, BL2), said bit lines running crosswise to the word lines. Memory elements (S1, S2) with magnetoresistive effect are each connected between one of the word lines and one of the bit lines. Said memory elements (S1, S2) are arranged one above the other in at least two layers.

(57) Zusammenfassung

Eine Speicherzellenanordnung weist Wortleitungen (WL) und quer dazu verlaufende Bitleitungen (BL1, BL2) auf. Jeweils zwischen eine der Wortleitungen und eine der Bitleitungen sind Speicherelemente (S1, S2) mit magnetoresistivem Effekt geschaltet. Die Speicherelemente (S1, S2) sind in mindestens zwei Lagen übereinander angeordnet.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische Republik Mazedonien	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland	ML	Mali	TR	Türkei
BG	Bulgarien	HU	Ungarn	MN	Mongolei	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MR	Mauretanien	UA	Ukraine
BR	Brasilien	IL	Israel	MW	Malawi	UG	Uganda
BY	Belarus	IS	Island	MX	Mexiko	US	Vereinigte Staaten von Amerika
CA	Kanada	IT	Italien	NE	Niger	UZ	Usbekistan
CF	Zentralafrikanische Republik	JP	Japan	NL	Niederlande	VN	Vietnam
CG	Kongo	KE	Kenia	NO	Norwegen	YU	Jugoslawien
CH	Schweiz	KG	Kirgisistan	NZ	Neuseeland	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik Korea	PL	Polen		
CM	Kamerun	KR	Republik Korea	PT	Portugal		
CN	China	KZ	Kasachstan	RO	Rumänien		
CU	Kuba	LC	St. Lucia	RU	Russische Föderation		
CZ	Tschechische Republik	LI	Liechtenstein	SD	Sudan		
DE	Deutschland	LK	Sri Lanka	SE	Schweden		
DK	Dänemark	LR	Liberia	SG	Singapur		
EE	Estland						

Beschreibung

Speicherzellenanordnung.

- 5 Die Erfindung betrifft eine Speicherzellenanordnung mit Speicherelementen mit einer Schichtstruktur mit sehr großem magnetoresistivem Effekt.

10 Aus der Technologieanalyse XMR-Technologien , Technologiefrüherkennung, Verfasser Stefan Mengel, Herausgeber VDI-Technologiezentrum Physikalische Technologien, sind Schichtstrukturen mit magnetoresistivem Effekt bekannt. Je nach Aufbau der Schichtstruktur wird unterschieden zwischen GMR-Element, TMR-Element AMR-Element und CMR-Element.

15

Der Begriff GMR-Element wird in der Fachwelt für Schichtstrukturen verwendet, die mindestens zwei ferromagnetische Schichten und eine dazwischen angeordnete nichtmagnetische, leitende Schicht aufweisen und den sogenannten GMR-(giant magnetoresistance) Effekt, das heißt einen im Vergleich zum AMR-(anisotropic magnetoresistance) Effekt großen magnetoresistiven Effekt zeigen. Unter dem GMR-Effekt wird die Tatsache verstanden, daß der elektrische Widerstand des GMR-Elements abhängig davon ist, ob die Magnetisierungen in den
20
25 beiden ferromagnetischen Schichten parallel oder antiparallel ausgerichtet sind.

Der Begriff TMR-Element wird in der Fachwelt für „Tunneling Magnetoresistance“-Schichtstrukturen verwendet, die mindestens zwei ferromagnetische Schichten und eine dazwischen angeordnete isolierende, nichtmagnetische Schicht aufweisen.
30 Die isolierende Schicht ist dabei so dünn, daß es zu einem Tunnelstrom zwischen den beiden ferromagnetischen Schichten kommt. Diese Schichtstrukturen zeigen ebenfalls einen magnetoresistiven Effekt, der durch einen spinpolarisierten Tunnelstrom durch die zwischen den beiden ferromagnetischen
35 Schichten angeordnete isolierende, nicht magnetische Schicht

bewirkt wird. Auch in diesem Fall ist der elektrische Widerstand des TMR-Elementes abhängig davon, ob die Magnetisierungen in den beiden ferromagnetischen Schichten parallel oder antiparallel ausgerichtet sind.

5

Der AMR-Effekt äußert sich dadurch, daß der Widerstand in magnetisierten Leitern parallel und senkrecht zur Magnetisierungsrichtung verschieden ist. Er ist ein Volumeneffekt und tritt somit in ferromagnetischen Einfachschichten auf.

10

Ein weiterer Magnetowiderstandseffekt, der wegen seiner Größe ($\Delta R/R = 100$ Prozent ... 400 Prozent bei Raumtemperatur) Colossal Magnetoresistance Effekt genannt wird, erfordert wegen seiner hohen Koerzitivkräfte ein hohes Magnetfeld zum Umschalten zwischen den Magnetisierungszuständen.

15

Es ist vorgeschlagen worden (siehe zum Beispiel D. D. Tang et al, IEDM 95, Seiten 997 bis 999, D. D. Tang et al, IEEE Trans. on Magnetics, Vol. 31, Nr. 6, 1995, Seiten 3206 bis

20

3208, F. W. Patten et al, Int. Non Volatile Memory Technology Conf., 1996, Seiten 1 bis 2), GMR-Elemente als Speicherelemente in einer Speicherzellenanordnung zu verwenden. Dazu werden als Speicherelemente GMR-Elemente verwendet, bei denen die Magnetisierungsrichtung der einen ferromagnetischen

25

Schicht zum Beispiel durch eine benachbarte antiferromagnetische Schicht festgehalten wird. Die Speicherelemente werden über Leseleitungen in Reihe verschaltet. Quer dazu verlaufen Wortleitungen, die sowohl gegenüber den Leseleitungen als auch gegenüber den Speicherelementen isoliert sind. An die

30

Wortleitungen angelegte Signale verursachen durch den in der Wortleitung fließenden Strom ein Magnetfeld, das bei hinreichender Stärke die darunter befindlichen Speicherelemente beeinflusst. Zum Einschreiben von Information werden eine Bitleitung und eine Wortleitung, die als X/Y-Leitungen bezeichnet werden und die sich oberhalb der zu beschreibenden Speicherzelle kreuzen, mit Signalen beaufschlagt, die am Kreuzungspunkt ein für die Ummagnetisierung ausreichendes magne-

35

tisches Feld verursachen. Zum Auslesen der Information wird die Wortleitung mit einem Signal beaufschlagt, durch das die betreffende Speicherzelle zwischen den beiden Magnetisierungs-
zuständen hin und her geschaltet wird. Gemessen wird der
5 Strom durch die Leseleitung, aus dem der Widerstandswert des entsprechenden Speicherelementes ermittelt wird.

In S. Tehrani et al, IEDM 96, Seite 193 ff., ist vorgeschlagen worden, als Speicherelement ein GMR-Element zu verwenden,
10 das unterschiedlich dicke ferromagnetische Schichten aufweist. Das Magnetfeld zum Einschreiben von Information wird so bemessen, daß es nur die Magnetisierung in der dünneren der beiden ferromagnetischen Schichten beeinflusst. Die Magnetisierung in der dickeren der beiden ferromagnetischen
15 Schichten bleibt davon unbeeinflusst.

Der Erfindung liegt das Problem zugrunde, eine Speicherzellenanordnung mit Speicherelementen mit magnetoresistiven Effekt anzugeben, die mit erhöhter Packungsdichte herstellbar
20 ist.

Dieses Problem wird durch eine Speicherzellenanordnung gemäß Anspruch 1 gelöst. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

25 Die Speicherzellenanordnung weist untereinander im wesentlichen parallel verlaufende Wortleitungen und untereinander im wesentlichen parallel verlaufende Bitleitungen auf, wobei die Wortleitungen quer zu den Bitleitungen verlaufen. Es sind
30 Speicherelemente mit einer Schichtstruktur mit magnetoresistiven Effekt vorgesehen, die jeweils zwischen einer der Wortleitungen und einer der Bitleitungen angeordnet sind.

Für die Wort- und Bitleitungen wird im Zusammenhang mit magnetischen Speichern in der Literatur auch häufig der Begriff
35 X- oder Y-Leitung verwendet.

Die Speicherelemente sind in mindestens zwei Lagen angeordnet. Diese Lagen sind übereinander gestapelt. Dadurch sinkt der Flächenbedarf pro Speicherelement und die Packungsdichte wird erhöht. Je größer die Anzahl der Lagen, die übereinander gestapelt sind, desto höher ist die erzielbare Packungsdichte. Jede Lage Speicherelemente ist dabei zwischen zwei Leitungsebenen angeordnet, wobei die eine Leitungsebene Bitleitungen und die andere Leitungsebene Wortleitungen enthält. Die Bitleitungen und die Wortleitungen kreuzen sich. Zwischen benachbarten Lagen ist jeweils eine Leitungsebene, die Bitleitungen oder Wortleitungen enthält, vorgesehen.

Die sich kreuzenden Wortleitungen und Bitleitungen sind jeweils mit minimalen Abmessungen und Abständen von einer minimalen Strukturgröße F herstellbar, so daß sich pro Lage ein Flächenbedarf pro Speicherelement von $4F^2$ ergibt. Insgesamt ergibt sich in der Speicherzellenanordnung bei n Lagen ein Flächenbedarf von $4F^2/n$ pro Speicherelement.

Vorzugsweise ist die Speicherzellenanordnung in Dünnschichttechnik auf einem Halbleitersubstrat realisiert. In dem Halbleitersubstrat sind Bauelemente zur Ansteuerung der Speicherzellenanordnung enthalten.

Als Speicherelement sind alle bekannten TMR-Elemente und GMR-Elemente in CPP-Anordnung (current perpendicular to plane) geeignet. Der GMR-Effekt ist größer, wenn der Strom senkrecht durch den Schichtstapel fließt (CPP), als wenn der Strom parallel in den Schichten (CIP current in plane) fließt. Darüberhinaus sind alle XMR-Elemente geeignet, die zwei Magnetisierungszustände mit unterschiedlichem Widerstand aufweisen, zwischen denen durch Anlegen eines Magnetfeldes, dessen Höhe für die Speicheranwendung verträglich ist, hin und her geschaltet werden kann.

35

Vorzugsweise weisen die Speicherelemente jeweils zwei ferromagnetische Schichten und eine dazwischen angeordnete nicht-

magnetische, isolierende (TMR) bzw. leitende (GMR) Schicht auf. Die Speicherelemente weisen jeweils zwei Magnetisierungszustände auf. Es ist vorteilhaft, eine isolierende, nichtmagnetische Schicht zu verwenden (TMR-Element), weil dadurch höhere Elementwiderstände ($\geq 100 \text{ k}\Omega$) erzielbar sind, die hinsichtlich Leistungsverbrauch und Signal/Rausch-Verhältnis günstiger sind.

Eine der ferromagnetischen Schichten ist vorzugsweise einer antiferromagnetischen Schicht benachbart angeordnet, die die Magnetisierungsrichtung in der benachbarten ferromagnetischen Schicht fixiert. Für die antiferromagnetische Schicht sind unter anderem Materialien geeignet, die mindestens eines der Elemente Fe, Mn, Ni, Ir, Tb und O enthalten.

Alternativ können die Speicherelemente jeweils zwei ferromagnetische Schichten und eine dazwischen angeordnete nicht magnetische Schicht aufweisen, wobei eine der ferromagnetischen Schichten dicker als die andere ferromagnetische Schicht ist oder die ferromagnetischen Schichten aus verschiedenen Materialien mit unterschiedlichen magnetischen Eigenschaften gebildet sind, oder eine nicht magnetische nicht isolierende Schicht aufweisen. Dadurch wird erreicht, daß nur eine ferromagnetische Schicht ummagnetisiert wird, während die andere unbeeinflusst bleibt.

Für die ferromagnetischen Schichten sind unter anderem Materialien geeignet, die mindestens eines der Elemente Fe, Ni, Co, Cr, Mn, Gd, Dy enthalten. Die Dicke der ferromagnetischen Schichten beträgt maximal 20 nm und liegt vorzugsweise im Bereich zwischen 2 und 10 nm. Für die nicht magnetische Schicht, die als Tunnelisolator wirkt, ist als isolierendes Material Al_2O_3 , NiO, HfO_2 , TiO_2 , NbO oder SiO_2 geeignet. Als nicht isolierendes Material für die nicht magnetische Schicht ist Cu oder Ag geeignet. Die Dicke der nicht magnetischen Schicht liegt im Bereich zwischen 1 und 4 nm, vorzugsweise zwischen 2 und 3 nm.

Die Speicherelemente weisen vorzugsweise Abmessungen im Bereich zwischen $0,05\ \mu\text{m}$ und $20\ \mu\text{m}$ auf. Sie können unter anderem quadratisch oder langgestreckt ausgestaltet sein.

5

Zum Einschreiben von Information in eines der Speicherelemente werden die zugehörige Wortleitung und die zugehörige Bitleitung jeweils mit einem Signal beaufschlagt. Dadurch fließt ein Strom über die Wortleitung und die Bitleitung, der jeweils ein Magnetfeld induziert. Am Kreuzungspunkt der Wortleitung und der Bitleitung ist das Gesamtmagnetfeld, das sich durch Überlagerung der beiden Magnetfelder ergibt, so groß, daß es zu einer Ummagnetisierung des dort befindlichen Speicherelementes kommt. Außerhalb des Kreuzungspunktes sind die
10 einzelnen Magnetfelder für eine Ummagnetisierung der dort befindlichen Speicherelemente zu gering.

Das Auslesen der Information kann auf verschiedene Weise erfolgen. Zum Auslesen der Information kann die Wortleitung mit einem Signal beaufschlagt werden, durch das das betreffende Speicherelement von einem ersten Magnetisierungszustand in einen zweiten Magnetisierungszustand schaltbar ist. Es wird der Strom gemessen durch die Bitleitung, die mit dem Speicherelement verbunden ist. Wird der Magnetisierungszustand
20 bei diesem Vorgang umgeschaltet, so ändert sich der Strom. Aus dem Auftreten bzw. Nichtauftreten einer Stromänderung wird auf die gespeicherte Information geschlossen. Wird der Magnetisierungszustand bei dem Auslesevorgang verändert, so muß die ursprüngliche Information anschließend zurückgeschrie-
25 ben werden.

Vorzugsweise sind die Bitleitungen jeweils mit einem Leseverstärker verbunden, über den das Potential an der jeweiligen Bitleitung auf ein Referenzpotential regelbar ist und an dem
30 ein Ausgangssignal abgreifbar ist. Die Speicherelemente sind jeweils zwischen die zugehörige Wortleitung und Bitleitung geschaltet. Zum Auslesen dieser Speicherzellenanordnung wer-

den alle nicht ausgewählten Wortleitungen auf das Referenzpotential gelegt. An die ausgewählte Wortleitung wird ein Signal mit anderem Potential angelegt. Dadurch wird ein Strompfad von der ausgewählten Wortleitung zu allen Bitleitungen geschlossen. Aus dem Ausgangssignal am jeweiligen Leseverstärker, den elektrischen Kenngrößen des Leseverstärkers wie zum Beispiel dem Rückkoppelwiderstand, und dem Referenzpotential und dem Bitleitungswiderstand läßt sich der Widerstand des am Kreuzungspunkt der Wortleitung mit der jeweiligen Bitleitung befindlichen Speicherelementes bestimmen. Beim Auslesen dieser Speicherzellenanordnung tritt daher keine Veränderung der gespeicherten Information auf.

Vorzugsweise weist der Leseverstärker einen rückgekoppelten Operationsverstärker auf. Der nicht invertierende Eingang des Operationsverstärkers wird mit Referenzpotential, zum Beispiel mit Erde, verbunden. Die Bitleitung wird mit dem invertierenden Eingang verbunden. Beträgt das Referenzpotential 0 Volt, so stellt dieser Operationsverstärker sicher, daß an der Bitleitung 0 Volt anliegen. Das Ausgangssignal des Operationsverstärkers ist ein Maß für den Widerstand des ausgewählten Speicherelementes.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, näher erläutert.

Figur 1 zeigt ein Speicherelement mit zugehöriger Bitleitung und Wortleitung.

Figur 2 zeigt einen Schnitt durch eine Speicherzellenanordnung, die mehrere Lagen mit Speicherelementen aufweist.

Figur 3 zeigt die Architektur der Speicherzellenanordnung.

35

Ein Speicherelement S weist eine erste ferromagnetische Schicht 1, eine nicht magnetische Schicht 2, eine zweite fer-

romagnetische Schicht 3 und eine antiferromagnetische Schicht 4 auf (siehe Figur 1). Die erste ferromagnetische Schicht 1, die nicht magnetische Schicht 2 und die zweite ferromagnetische Schicht 3 stellen eine Schichtstruktur dar. Die erste ferromagnetische Schicht 1 und die zweite ferromagnetische Schicht 3 enthalten NiFe und weisen eine Dicke von 10 nm auf. Die nicht magnetische Schicht 2 enthält Al_2O_3 und weist eine Dicke von 2 bis 3 nm auf. Die antiferromagnetische Schicht 4 enthält FeMn und weist eine Dicke von 10 bis 20 nm auf. Die erste ferromagnetische Schicht 1 grenzt an eine Wortleitung WL an. Die antiferromagnetische Schicht 4 grenzt an die Bitleitung BL an. Die Bitleitung BL verläuft unterhalb der Wortleitung WL. Alternativ kann die Bitleitung BL auch oberhalb der Wortleitung WL verlaufen. In der durch die Bitleitungen BL und die Wortleitung WL aufgespannten Ebene weist das Speicherelement S einen Querschnitt von zum Beispiel $0,25 \mu\text{m} \times 0,25 \mu\text{m}$ auf.

Die Bitleitungen BL und die Wortleitungen WL werden jeweils aus Al mit 0,5 Gew % Cu in einer Dicke gebildet, die so dimensioniert ist, daß die Stromdichte in den Bitleitungen BL bzw. Wortleitungen WL 10^6 A/cm^2 nicht überschreitet.

Zum Einschreiben von Information in das Speicherelement wird der Wortleitung WL ein Strom I_{WL} und der Bitleitung BL ein Strom I_{BL} eingeprägt. Diese Ströme induzieren um die Wortleitung WL ein Magnetfeld H_{WL} und um die Bitleitung BL ein Magnetfeld H_{BL} . Am Kreuzungspunkt von Bitleitung und Wortleitung ist das resultierende Magnetfeld so groß, daß es die Magnetisierung der ersten ferromagnetischen Schicht 1 beeinflusst. Die Magnetisierung der zweiten ferromagnetischen Schicht 3 ist durch die antiferromagnetische Schicht 4, die dieser benachbart ist, festgelegt.

Ein Halbleitersubstrat 21, zum Beispiel eine monokristalline Siliziumscheibe oder eine monokristalline Siliziumschicht, die an der Oberfläche einer auf einem Trägerkörper angeordnete

ten isolierenden Schicht eines SOI-Substrats angeordnet ist, weist im Bereich einer Oberfläche eine Isolationsstruktur 22 auf (siehe Figur 2). Die Isolationsstruktur 22 enthält SiO_2 und wird zum Beispiel durch lokale Oxidation in einem LOCOS-Prozeß oder durch Bildung flacher Gräben, die mit isolierendem Material aufgefüllt werden, in einem Shallow-Trench-Isolation (STI)-Prozeß gebildet.

Die Isolationsstruktur 22 bedeckt das Substrat 21 im Bereich eines Zellenfeldes und definiert aktive Gebiete im Bereich einer Peripherie.

Im Bereich des Zellenfeldes sind an der Oberfläche der Isolationsstruktur 22 streifenförmige, untereinander parallel verlaufende erste Bitleitungen BL1 angeordnet. Die Bitleitungen BL1 weisen eine Dicke von $0,6 \mu\text{m}$, eine Länge von $50 \mu\text{m}$, eine Breite von $0,25 \mu\text{m}$ und einen Abstand zwischen benachbarten ersten Bitleitungen BL1 von $0,25 \mu\text{m}$ auf. Die Bitleitungen BL1 werden zum Beispiel aus AlCu oder Siliziden gebildet. Benachbarte erste Bitleitungen BL1 sind durch eine planarisierende isolierende Schicht 23 aus SiO_2 oder Si_3N_4 gegeneinander isoliert.

Auf der Oberfläche der ersten Bitleitungen BL1 sind rasterförmig in einer ersten Lage Speicherelemente S1 angeordnet. Die Speicherelemente S1 sind so aufgebaut wie das Speicherelement S, das anhand von Figur 1 erläutert wurde. Sie weisen jeweils eine erste ferromagnetische Schicht 1, eine nicht magnetische Schicht 2, eine zweite ferromagnetische Schicht 3 und eine antiferromagnetische Schicht 4 auf. Die erste ferromagnetische Schicht 1 und die zweite ferromagnetische Schicht 3 enthalten NiFe und weisen eine Dicke von 10 nm auf. Die nicht magnetische Schicht 2 enthält Al_2O_3 und weist eine Dicke von 2 bis 3 nm auf. Die antiferromagnetische Schicht 4 enthält FeMn und weist eine Dicke von 10 bis 20 nm auf. Parallel zur Oberfläche des Substrats 21 weisen die Speicherelemente S1 jeweils einen Querschnitt von $0,25 \mu\text{m} \times 0,25 \mu\text{m}$ auf.

Die Speicherelemente S1 sind gegeneinander durch eine planarisierende isolierende Schicht 24 aus SiO₂ oder Si₃N₄ isoliert.

5 Oberhalb der ersten Lage Speicherelemente S1 sind streifenförmige, untereinander parallel verlaufende Wortleitungen angeordnet, die senkrecht zu den ersten Bitleitungen BL1 verlaufen. Die Speicherelemente S1 der ersten Lage sind jeweils am Kreuzungspunkt zwischen einer der Wortleitungen WL und einer der ersten Bitleitungen BL1 angeordnet. Die Wortleitungen
10 WL weisen eine Dicke von zum Beispiel 0,6 µm auf. Sie enthalten AlCu und Ti/TiN. Die Breite der Wortleitungen WL beträgt 0,25 µm, der Abstand zwischen benachbarten Wortleitungen WL beträgt 0,25 µm. Die Länge der Wortleitungen WL beträgt 5000
15 µm. Zwischen benachbarten Wortleitungen WL ist eine planarisierende Isolationsschicht 25 aus SiO₂ angeordnet.

Oberhalb der Wortleitungen WL ist eine zweite Lage Speicherelemente S2 angeordnet. Die Speicherelemente S2 sind wie die
20 Speicherelemente S1 der ersten Lage rasterförmig angeordnet. Sie sind jeweils mit einer der Wortleitungen WL in Kontakt. Die Speicherelemente S2 sind wie die Speicherelemente S1 aufgebaut und weisen eine erste ferromagnetische Schicht 1, eine nicht magnetische Schicht 2, eine zweite ferromagnetische
25 Schicht 3 und eine antiferromagnetische Schicht 4 auf. Für die Dicken und die Materialien der Speicherelemente S2 gilt das in Zusammenhang mit den Speicherelementen S1 Gesagte.

Benachbarte Speicherelemente S2 der zweiten Lage sind durch
30 eine planarisierende isolierende Schicht 26 gegeneinander isoliert. Sie wird zum Beispiel durch Abscheiden und chemisch mechanisches Polieren aus SiO₂ oder Si₃N₄ gebildet.

Oberhalb der zweiten Lage Speicherelemente S2 sind zweite
35 Bitleitungen BL2 angeordnet. Sie sind streifenförmig und verlaufen untereinander parallel. Darüber hinaus verlaufen sie parallel zu den ersten Bitleitungen BL1. Die zweiten Bitlei-

tungen BL2 enthalten AlCu und Ti/TiN und weisen eine Dicke von 0,6 μm und eine Länge von 50 μm auf. Sie weisen eine Breite von 0,25 μm und einen Abstand zwischen benachbarten zweiten Bitleitungen BL2 von 0,25 μm auf. Benachbarte zweite
5 Bitleitungen BL2 sind durch eine planarisierende isolierende Schicht 27, zum Beispiel aus SiO_2 , gegeneinander isoliert.

In der Peripherie sind in dem Substrat 21 erste Transistoren T1 und zweite Transistoren T2 angeordnet, über die jeweils
10 eine der ersten Bitleitungen BL1 bzw. eine der zweiten Bitleitungen BL2 ansteuerbar ist. Der erste Transistor T1 weist Source-/Drain-Gebiete S/D1, ein Gateoxid GOX1, eine Gateelektrode G1 und eine Gateisolation GI1 auf. Der zweite Transistor T2 weist Source-/Drain-Gebiete S/D2, ein Gateoxid GOX2,
15 eine Gateelektrode G2 und eine Gateisolation GI2 auf.

Die ersten Bitleitungen BL1 stehen jeweils mit einem der Source-/Drain-Gebiete S/D1 des jeweiligen ersten Transistors T1 in Verbindung. Dieses erfolgt zum Beispiel dadurch, daß
20 die erste Bitleitung BL1 bis auf die Oberfläche des betreffenden Source-/Drain-Gebietes S/D1 reicht. Die zweite Bitleitung BL2 ist mit dem zugehörigen zweiten Transistor T2 über einen Kontakt 28 verbunden. Der Kontakt 28 wird zum Beispiel durch Öffnen eines tiefreichendes Kontaktloches, das die
25 planarisierenden, isolierenden Schichten 23, 24, 25, 26 durchquert und das mit einer metallischen Füllung aufgefüllt wird, realisiert. Das Kontaktloch kann alternativ in einem mehrstufigen Prozeß insbesondere gleichzeitig mit der Strukturierung der ersten Bitleitungen BL1, der ersten Lage Speicherelemente S1, der Wortleitungen WL, zweiten Lage Speicherelemente S2 und der zweiten Bitleitungen BL2 geöffnet und gefüllt werden. Der Kontakt 28 reicht auf die Oberfläche eines der Source-/Drain-Gebiete S/D2 des zweiten Transistors T2.

35

Der Flächenbedarf pro Speicherzelle beträgt in diesem Beispiel $4 (0,25 \mu\text{m})^2/2$.

Die Speicherzellenanordnung weist untereinander im wesentlichen parallel verlaufende Bitleitungen BL_i , $i = 1, 2, \dots, n$ auf. Quer dazu verlaufen Wortleitungen WL_j , $j = 1, 2, \dots, m$.

- 5 Die Wortleitungen WL_j verlaufen ebenfalls untereinander im wesentlichen parallel. An den Kreuzungspunkten der Bitleitungen BL_i mit den Wortleitungen WL_j ist in jeder Lage jeweils ein Speicherelement Si,j angeordnet (siehe Figur 3).
- 10 Die Bitleitungen BL_i sind jeweils mit dem invertierenden Eingang eines Operationsverstärkers OPI , $i = 1, 2, \dots, n$ verbunden. Der nicht invertierende Eingang des Operationsverstärkers OPI ist mit Erdpotential verbunden. Die Operationsverstärker OPI sind rückgekoppelt und weisen jeweils einen Rück-
- 15 kopplungswiderstand R_{Ki} auf. Die Operationsverstärker OPI weisen jeweils einen Ausgang A_i auf.

In dieser Speicherzellenanordnung wird den logischen Größen Null und Eins jeweils einer der Widerstandswerte der Speicherelemente Si,j zugeordnet.

20

Zum Auslesen der in der Speicherzellenanordnung gespeicherten Information wird zum Auslesen der in dem Speicherelement Si,j gespeicherten Information die Wortleitung WL_j angesteuert.

- 25 Dazu wird die Wortleitung WL_j auf ein Potential von zum Beispiel + 1 Volt gelegt. Alle andere Wortleitungen WL_l , $l \neq j$ werden auf 0 Volt gelegt. Alle Bitleitungen BL_i , $i = 1, \dots, n$ liegen ebenfalls auf 0 Volt, da sie mit dem invertierenden Eingang des rückgekoppelten Operationsverstärkers OPI verbunden sind, der sich stets auf 0 Volt regelt. Am Ausgang A_i des
- 30 Operationsverstärkers OPI wird eine Spannung

$$U_{out} = 1 \text{ V} \cdot \frac{R}{(R_x + R_l)}$$

- 35 abgegriffen, wobei R der Widerstand des Rückkoppelwiderstandes R_{Ki} , R_x der Widerstand des Speicherelementes Si,j und R_l der Widerstand der Leitungsanteile der Wortleitung WL_j und

der Bitleitung B_{Li} , über die der Strom fließt, ist. Aus dieser Spannung läßt sich der Widerstand R_x des Speicherelementes $S_{i,j}$ berechnen, da die übrigen Größen bekannt sind.

- 5 Die Bitleitungen B_{Li} und die Wortleitungen W_{Lj} werden aus Metall gebildet, so daß ihr Widerstand sehr klein ist. Der Rückkoppelwiderstand R_{Ki} beträgt zum Beispiel 100 k Ω . Der Widerstand R_x des Speicherelementes $S_{i,j}$ beträgt etwa 100 k Ω , falls die Magnetisierung von der ersten ferromagnetischen Schicht 1 und der zweiten ferromagnetischen Schicht 3 parallel ausgerichtet ist und 110 k Ω , falls die Magnetisierung von der ersten ferromagnetischen Schicht 1 und der zweiten ferromagnetischen Schicht 3 antiparallel ausgerichtet ist. Es sind je Lage 100 Bitleitungen B_{Li} und 10000 Wortleitungen W_{Lj} vorgesehen. Damit beträgt die Änderung des Eingangssignals abhängig von dem angenommenen Widerstandswert des Speicherelementes $S_{i,j}$ 100 mV. Mit einem Widerstandsverhältnis $\frac{R}{(R_x + R_i)}$ von 10 kann sie am Ausgang A_i des Operationsverstärkers O_{Pi} auf 1 Volt verstärkt werden.

20

- Da alle Bitleitungen B_{Li} auf 0 Volt liegen, fließen zwischen den Bitleitungen B_{Li} keine parasitären Ströme. Der Strompfad ist nur zwischen der ausgewählten Wortleitung W_{Lj} und allen Bitleitungen geschlossen. Es ist daher vorteilhaft, eine größere Anzahl an Wortleitungen W_{Lj} als Bitleitungen B_{Li} zu verwenden. Eine Speicherzellenanordnung mit 1 Mbit pro Lage Speicherelemente wird vorzugsweise mit $n = 100$ Bitleitungen B_{Li} und $M = 10.000$ Wortleitungen W_{Lj} aufgebaut. Damit sind nur 100 Leseverstärker je Lage erforderlich. Der Strom, der jeweils in die ausgewählten Wortleitungen W_{Lj} fließt, ergibt sich aus der Parallelschaltung von 100 Speicherelementen $S_{i,j}$, die jeweils einen Widerstand von etwa 100 k Ω aufweisen. Diese Parallelschaltung weist einen Widerstand von etwa 1 k Ω auf. Die Länge der Bitleitungen B_{Li} spielt dabei keine Rolle, da diese nicht umgeladen wird.

35

Zum Einschreiben von Informationen in die Speicherzelle $S_{i,j}$ wird der Bitleitung BL_i und der Wortleitung WL_j jeweils ein Strom I_{WL} , I_{BL} in der Größenordnung mA eingeprägt. Dieser Strom induziert um die Schreibleitung BL_i und die Wortleitung WL_j jeweils ein Magnetfeld H_{WL} , H_{BL} , das am Kreuzungspunkt der Bitleitung BL_i und der Wortleitung WL_j die Magnetisierung der ersten ferromagnetischen Schicht 1 beeinflußt (siehe Figur 1). Die Magnetisierung der zweiten ferromagnetischen Schicht 3 ist durch die antiferromagnetische Schicht 4, die dieser benachbart ist, festgelegt.

Patentansprüche

1. Speicherzellenanordnung,

- 5 - bei der mehrere untereinander im wesentlichen parallel verlaufende Wortleitungen und mehrere untereinander im wesentlichen parallel verlaufende Bitleitungen vorgesehen sind, wobei die Wortleitungen quer zu den Bitleitungen verlaufen,
- 10 - bei der Speicherelemente mit einer Schichtstruktur mit magnetoresistivem Effekt vorgesehen sind, die jeweils zwischen einer der Wortleitungen und einer der Bitleitungen angeordnet sind,
- 15 - bei der die Speicherelemente in mindestens zwei Lagen angeordnet sind, die übereinander angeordnet sind.

2. Speicherzellenanordnung nach Anspruch 1,

- 20 - bei der die Speicherelemente jeweils zwei ferromagnetische Schichten und eine dazwischen angeordnete nicht magnetische Schicht aufweisen,
- 25 - bei der die Speicherelemente jeweils zwei Magnetisierungszustände aufweisen.

3. Speicherzellenanordnung nach Anspruch 2,

- 30 - bei der die ferromagnetischen Schichten jeweils mindestens eines der Elemente Fe, Ni, Co, Cr, Mn, Gd, Dy enthalten,
- 35 - bei der die Dicke der ferromagnetischen Schichten jeweils kleiner oder gleich 20 nm ist,
- 35 - bei der die nicht magnetische Schicht mindestens eines der Materialien Al_2O_3 , NiO, HfO_2 , TiO_2 , NbO, SiO_2 enthält und eine Dicke im Bereich zwischen 1 und 4 nm aufweist.

4. Speicherzellenanordnung nach 2 oder 3,
- bei der eine antiferromagnetische Schicht vorgesehen ist,
5 die einer der ferromagnetischen Schichten benachbart ist
und die die Magnetisierungsrichtung in der benachbarten
ferromagnetischen Schicht bestimmt.
5. Speicherzellenanordnung nach Anspruch 4,
10 bei der antiferromagnetische Schicht mindestens eines der
Elemente Fe, Mn, Ni, Ir, Tb und O enthält.
6. Speicherzellenanordnung nach einem der Ansprüche 1 bis 5,
bei der die Speicherelemente in einer Ebene, die von den
15 Wortleitungen und den Bitleitungen aufgespannt wird, Abmes-
sungen im Bereich zwischen 0,5 μm und 20 μm aufweisen.
7. Speicherzellenanordnung nach einem der Ansprüche 1 bis 6,
- 20 - bei der die Speicherelemente hochohmiger als die Bitleitun-
gen und die Wortleitungen sind und jeweils zwischen eine
der Wortleitungen und eine der Bitleitungen geschaltet
sind,
 - 25 - bei dem die Bitleitungen jeweils mit einem Leseverstärker
verbunden sind, über den das Potential an der jeweiligen
Bitleitung auf ein Referenzpotential regelbar ist und an
dem ein Ausgangssignal abgreifbar ist.
- 30 8. Speicherzellenanordnung nach Anspruch 7,
bei der der Leseverstärker einen rückgekoppelten Operations-
verstärker aufweist.
9. Speicherzellenanordnung nach Anspruch 7 oder 8,
35 bei der je Lage der Speicherelemente die Zahl der Wortleitun-
gen größer als die Zahl der Bitleitungen ist.

1/3






FIG 2



3/3



INTERNATIONAL SEARCH REPORT

International Application No

PCT/DE 98/02876

A. CLASSIFICATION OF SUBJECT MATTER

IPC 6 G11C11/15

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 6 G11C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
P, X	DE 197 26 852 A (MOTOROLA INC) 26 February 1998 see the whole document ---	1, 2
A	EP 0 780 912 A (MATSUSHITA ELECTRIC IND CO LTD) 25 June 1997 see column 4, line 38 - column 6, line 45; figures 3, 5 -----	1-6

☐

Further documents are listed in the continuation of box C.

☒

Patent family members are listed in annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

9 February 1999

Date of mailing of the international search report

16/02/1999

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Beasley-Suffolk, D

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/DE 98/02876

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
DE 19726852 A	26-02-1998	JP 10116490 A	06-05-1998
EP 0780912 A	25-06-1997	JP 9172212 A	30-06-1997
		US 5715121 A	03-02-1998

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE 98/02876

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
IPK 6 G11C11/15

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 6 G11C

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
P, X	DE 197 26 852 A (MOTOROLA INC) 26. Februar 1998 siehe das ganze Dokument ---	1, 2
A	EP 0 780 912 A (MATSUSHITA ELECTRIC IND CO LTD) 25. Juni 1997 siehe Spalte 4, Zeile 38 - Spalte 6, Zeile 45; Abbildungen 3,5 -----	1-6



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

9. Februar 1999

Absenddatum des internationalen Recherchenberichts

16/02/1999

Name und Postanschrift der internationalen Recherchenbehörde
Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Bevollmächtigter Beiensteler

Beasley-Suffolk, D

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

ernationales Aktenzeichen

PCT/DE 98/02876

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
DE 19726852 A	26-02-1998	JP 10116490 A	06-05-1998
EP 0780912 A	25-06-1997	JP 9172212 A	30-06-1997
		US 5715121 A	03-02-1998